ゲートアレイ

ゲートアレイとは，マスタ・ウェハーがあらかじめ用意されているセミカスタムICです。

ゲートアレイは、製品の基本的な部分はあらかじめ作成しておき、細かな仕様に関しては受注して決定するので、セミカスタムICに分類される。回路設計を受注後に一から行う「フルカスタムIC」に比べると、設計の自由度や集積度は劣るが、配線作業まで製造プロセスを事前に用意してしまうため、開発・製造に要する期間が短く、製造コストも大幅に抑えることが可能となっている。

LSIの製造工程では，トランジスタなどの素子をシリコン・ウェハー上に形成する「拡散工程」に多くの時間を要しますが，ゲートアレイでは，この拡散工程を終えたマスタ・ウェハーと呼ばれるものをメーカーで用意しています。 マスタ・ウェハーの上には，論理ゲート（基本セル）が格子（アレイ）状に配列されており， 実現すべき回路が決まったあとに，相互に配線されておらず電気的に独立している基本セルを組み合わせて，希望のディジタル回路を実現します。

短期開発が可能で、少量でも安価に製造することが可能です。 固定の配線領域とゲート領域を持っており、搭載ゲートのほとんどを使用できますが、メモリなどを搭載するのは難しい構造になっています。 大規模なシステムの1チップ化を可能にします。配線領域の幅やゲートの形を自由に決めることができ、メモリを効率よく搭載することもできます。

○ 入出力パッド領域

入出力パッド領域には, チップとパッケージのリード・フレームを接続するための領域が設けられていて,ワイヤー・ボンディングという手法により接続されています（パッケージの種類によっては他の手法によりボンディングされているものもあります）。

○ 入出力バッファ領域

入出力バッファ領域には，この入出力パッドと内部セルとを接続するためのトランジスタが配置されています。一方，内部セル領域にはあらかじめ規則的にトランジスタが埋め込まれていて，2入力NANDゲートを実現できる単位を最小単位(1セル，あるいは1ゲート)としてチップ上に敷き詰められています。このセルの数によって，実現できる回路規模が制限されるため，当社ではあらかじめセル数の異なった複数のチップ・サイズ（マスタと呼ばれる）を取り揃えていますので，ユーザはこれらの中から最適なマスタを選択できるようになっています。ワイヤー・ボンディングという手法により接続されています（パッケージの種類によっては他の手法によりボンディングされているものもあります）。入出力バッファ領域には，この入出力パッドと内部セルとを接続するためのトランジスタが配置されています。

○ 内部セル領域

内部セル領域にはあらかじめ規則的にトランジスタが埋め込まれていて，2入力NANDゲートを実現できる単位を最小単位(1セル，あるいは1ゲート)としてチップ上に敷き詰められています。このセルの数によって，実現できる回路規模が制限されるため，当社ではあらかじめセル数の異なった複数のチップ・サイズ（マスタと呼ばれる）を取り揃えていますので，ユーザはこれらの中から最適なマスタを選択できるようになっています。

　⇒　ASIC（エーシック）